

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 6月27日

出願番号

Application Number:

特願2002-187230

[ST.10/C]:

[JP2002-187230]

出願人

Applicant(s):

富士通株式会社

2003年 1月 7日

特許庁長官
Commissioner,
Japan Patent Office

太田信一郎



出証番号 出証特2002-3103560

【書類名】 特許願

【整理番号】 0240751

【提出日】 平成14年 6月27日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 15/16

【発明の名称】 ロードモジュール生成方法、ロードモジュール生成プロ
グラムおよびロードモジュール生成装置

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内

【氏名】 三宅 英雄

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内

【氏名】 上方 輝彦

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通
株式会社内

【氏名】 岛上 謙吾

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100104190

【弁理士】

【氏名又は名称】 酒井 昭徳

【手数料の表示】

【予納台帳番号】 041759

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9906241

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 ロードモジュール生成方法、ロードモジュール生成プログラム
およびロードモジュール生成装置

【特許請求の範囲】

【請求項1】 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成方法において、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定する共有データ判定工程と、

前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、所定の識別情報を付加する識別情報付加工程と、

前記識別情報付加工程で所定の識別情報を付加されたデータを結合してメモリ空間内のキャッシュ非対象領域に配置するための領域を形成する共有データ領域形成工程と、

を含んだことを特徴とするロードモジュール生成方法。

【請求項2】 前記識別情報付加工程では、前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、識別情報として所定の接頭子を付加することを特徴とする請求項1に記載のロードモジュール生成方法。

【請求項3】 前記識別情報付加工程では、前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、識別情報としてその所属するセクションを指定する情報を付加することを特徴とする請求項1に記載のロードモジュール生成方法。

【請求項4】 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成方法において、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち

少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定する共有データ判定工程と、

前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに対してキャッシュ無効化操作を付加するキャッシュ無効化操作付加工程と、

を含んだことを特徴とするロードモジュール生成方法。

【請求項5】 前記キャッシュ無効化操作付加工程では、前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに対する読み出し命令の直前に、当該データのキャッシュのインヴァリデート命令を挿入することを特徴とする請求項4に記載のロードモジュール生成方法。

【請求項6】 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成プログラムにおいて、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定する共有データ判定工程と、

前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、所定の識別情報を付加する識別情報付加工程と、

前記識別情報付加工程で所定の識別情報を付加されたデータを結合してメモリ空間内のキャッシュ非対象領域に配置するための領域を形成する共有データ領域形成工程と、

をコンピュータに実行させることを特徴とするロードモジュール生成プログラム。

【請求項7】 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成プログラムにおいて、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち

少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定する共有データ判定工程と、

前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに対してキャッシュ無効化操作を付加するキャッシュ無効化操作付加工程と、

をコンピュータに実行させることを特徴とするロードモジュール生成プログラム。

【請求項8】 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成装置において、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定する共有データ判定手段と、

前記共有データ判定手段により少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、所定の識別情報を付加する識別情報付加手段と、

前記識別情報付加手段により所定の識別情報を付加されたデータを結合してメモリ空間内のキャッシュ非対象領域に配置するための領域を形成する共有データ領域形成手段と、

を備えたことを特徴とするロードモジュール生成装置。

【請求項9】 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成装置において、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定する共有データ判定手段と、

前記共有データ判定手段により少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに対してキャッシュ無効化操作を付加するキャッシュ無効化操作付加手段と、

を備えたことを特徴とするロードモジュール生成装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成方法、ロードモジュール生成プログラムおよびロードモジュール生成装置に関する。

【0002】

【従来の技術】

計算機システムにおいては、プログラム実行時の参照の局所性 (locality of reference) を利用することでその処理能力の向上をはかるべく、プロセッサと主記憶との間にキャッシュ機構を設けることがある。

【0003】

このキャッシュ機構は、主記憶よりは小さい容量だが高速に読み書き可能なキャッシュ・メモリを有し、プロセッサからの読み書き要求に応答して、キャッシュ・メモリあるいは主記憶の読み書きをおこなう。このとき、参照の局所性を活用すべく、一度読み書きした主記憶のメモリ領域の内容（値）をキャッシュ・メモリに複写しておく。複写されたメモリ領域に関しては、主記憶でなくキャッシュ・メモリを読み書きすればよいこととなり、処理の高速化が実現される。

【0004】

ところで近年の計算機システムでは、複数のプロセッサを搭載し、プログラム中の各部分プログラムをこれらのプロセッサに配分することで処理能力の向上をはかる例がある。このような手法は「共有メモリ型マルチプロセッサ方式 (Shared-Memory Multiprocessors)」と呼ばれている。そして、この共有メモリ型マルチプロセッサ方式においても、図10に示すようにプロセッサごとにキャッシュ機構を設けることは、処理能力の向上をはかる上で有効である。

【0005】

ただ、上記方式においては複数のキャッシュ・メモリを有することになるため、それぞれのキャッシュ・メモリと主記憶の間で、同一アドレスで特定されるメモリ領域の値が一致しなくなることがある。これは主記憶上の任意のメモリ領域に対する任意のプロセッサからの読み出しが、その領域に保持された最新の値を常に返すわけではないことを意味しており、「キャッシュの一貫性問題（cache coherence problem）」として知られている。

【0006】

そして、従来技術においてはこの問題は、「キャッシュ一貫性機構」と呼ばれる物理的な機構によりハードウェア的に解決されるのが通例であった。これは複数の部分プログラムにより読み書きされるデータ（以下では「共有データ」と総称する）の位置を監視し、更新前の古いデータがキャッシュされるのを防ぐキャッシュ一貫性プロトコル（cache consistency protocol）にもとづいて、キャッシュの一貫性を保障するものである。

【0007】

なお、図11はキャッシュ一貫性機構によりキャッシュの一貫性を保障する場合のメモリマップ例を示す説明図である。図中、text area1100はプログラムの命令列を保持する領域、data area1101はプログラムから読み書きされるデータ（共有データであると否とを問わない）を保持する領域である。

【0008】

そして、これら二つの領域はいずれもキャッシュ対象領域、すなわちキャッシュ・メモリに複写される可能性のある領域である。したがって、共有データは当該データを共有する部分プログラムを実行中の、複数のプロセッサのキャッシュ・メモリにそれぞれ複写される可能性があるが、上述のキャッシュ一貫性機構により、各々のキャッシュ・メモリの値（および主記憶の値）が常に一致するように制御されるわけである。

【0009】

【発明が解決しようとする課題】

しかしながらこうしたハードウェア的な手法では、キャッシュ一貫性機構その

ものが複雑であることから、プロセッサの回路規模が大きくなってしまうという問題点があった。

【0010】

従来は、共有メモリ型マルチプロセッサ方式が採用されるのは主としてハイエンドの製品であったため、この点はあまり問題にならなかったが、今後一般向けのプリンタやデジタルカメラ、デジタルテレビなどに複数のプロセッサを搭載することを考えると、キャッシングの一貫性を保障するためだけにプロセッサが大きく／重くなったり、製品価格が上昇したりすることは避けなければならない。

【0011】

この発明は上記従来技術による問題をソフトウェア的に解決するため、同一データを共有する複数の部分プログラムがそれぞれ別個のプロセッサにより実行されても、キャッシングの一貫性が自動的に維持されるようなロードモジュールを生成することが可能なロードモジュール生成方法、ロードモジュール生成プログラムおよびロードモジュール生成装置を提供することを目的とする。

【0012】

【課題を解決するための手段】

上述した課題を解決し、目的を達成するため、この発明にかかるロードモジュール生成方法、ロードモジュール生成プログラムまたはロードモジュール生成装置は、複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成方法において、前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定し、そのようなデータであると判定されたデータには所定の識別情報を付加した上、この識別情報を付加されたデータを結合してメモリ空間内のキャッシング非対象領域に配置するための領域を形成することを特徴とする。

【0013】

また、この発明にかかるロードモジュール生成方法は、上記識別情報として共有データに所定の接頭子を付加することを特徴とする。

【0014】

また、この発明にかかるロードモジュール生成方法は、上記識別情報として共有データの所属するセクションを指定する情報を付加することを特徴とする。

【0015】

また、この発明にかかるロードモジュール生成方法、ロードモジュール生成プログラムまたはロードモジュール生成装置は、複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成方法において、前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定した上、そのようなデータであると判定されたデータに対してキャッシュ無効化操作を付加することを特徴とする。

【0016】

また、この発明にかかるロードモジュール生成方法は、上記キャッシュ無効化操作として、共有データに対する読み出し命令の直前に、当該データのキャッシュのインヴァリデート命令を挿入することを特徴とする。

【0017】

これらの発明によって生成されたロードモジュールの実行時には、複数の部分プログラムにより共有されるデータはそもそもプロセッサのキャッシュ・メモリに複写されないか、あるいは複写はされるが読み出し時には消去されているために、常に主記憶の値が参照・更新されることになる。

【0018】

【発明の実施の形態】

以下に添付図面を参照して、この発明にかかるロードモジュール生成方法、ロードモジュール生成プログラムおよびロードモジュール生成装置の好適な実施の形態を詳細に説明する。

【0019】

上述のように、従来技術ではキャッシュ一貫性機構というハードウェアを用いてキャッシュ・メモリー主記憶間、あるいはキャッシュ・メモリ相互間のデータ

の同一性を保障していたのであるが、本発明においてはキャッシュの一致性問題を、もっぱらソフトウェア的に解決する方針である。キャッシュの一貫性を、プログラムを実行するプロセッサ側でなく、プロセッサで実行されるプログラム側から保障しようとするアプローチと言ってもよい。

【0020】

そして、この方針に沿う解決として理論上は下記二つの手法が提案されている（c.f. シメル、カート「UNIX(R) カーネル内部解析－キャッシュとマルチプロセッサの管理」ソフトバンク社）。

【0021】

(1) プログラム内の共有データはそもそもキャッシュしないようにする、すなわち常に主記憶上の値を読み書きすることで、共有データのコピーが複数箇所に散在する状況を未然に防止する方式。以下では「アンキャッシング共有データ手法」と呼ぶ。

【0022】

MMU (Memory Management Unit) を備えたプロセッサの中には、メモリ空間内の任意の領域をキャッシング・メモリに複写しない領域として指定できるものがある。たとえばSPARCでは、MMUのページ・テーブル・エントリのCビット（キャッシング可能ビット）をOFFにすることで、任意の領域をキャッシング対象外とすることができます。

【0023】

この機能は主に、メモリ空間とは別にI/O空間を設けるのではなく、メモリ空間の一部をI/O空間として使用する場合に、当該領域をキャッシング対象外とする必要があることから用意されているものである。I/Oについては、キャッシングがあると最新の値が読み込めない／書き込めないなどの不具合が生ずるため、処理速度を犠牲にしてもキャッシングをしない設定しておくことに合理性がある。

【0024】

この機能をいわば転用して、プロセッサのメモリ空間上にキャッシング非対象領域を設け、共有データはもっぱらこの領域に配置するようにすれば、各プロセッ

サのキャッシュ・メモリには非共有データ、すなわち当該プロセッサで実行中の部分プログラムに固有のデータしか蓄積されないことになり、共有データについてはキャッシュが存在しないので、常に主記憶上の値が読み書きされることになる。

【0025】

図1は、アンキャッシュ共有データ手法によりキャッシュの一貫性を保障する場合のメモリマップ例を示す説明図である。図中、text area100はプログラムの命令列を保持する領域、data area101はプログラムから読み書きされるデータのうち、とくに非共有データを保持する領域である。そしてこれら二つの領域は、いずれもキャッシュ対象領域、すなわちキャッシュ・メモリに複写される可能性のある領域である。

【0026】

これに対し、shared data area102はプログラムから読み書きされるデータのうち、とくに共有データを保持する領域である。そして、この領域はキャッシュ非対象領域、すなわちキャッシュ・メモリに複写される可能性のない領域である。

【0027】

以下で説明する実施の形態1および2は、この「アンキャッシュ共有データ手法」によりキャッシュの一貫性を保障しようとするものである。より具体的には上記を前提として、プログラムのロードモジュールの生成時に、メモリ空間内の異なる場所に配置される上記各領域をどうやって形成するかのその手順に関するものである。

【0028】

(2) 共有データも非共有データも区別なくキャッシュはするが、共有データについては読み出しの直前にキャッシュ・メモリ上のデータを無効化してしまうことで、常に主記憶上の値を読みに行き事実上キャッシュを無視する方式。以下では「選択的キャッシュ無効化操作手法」と呼ぶ。選択的と言うのは、非共有データについてはキャッシュの無効化をおこなわない点による。

【0029】

キャッシュ機構には、ストア命令を実行しただけでキャッシュ・メモリの値とあわせて主記憶の値も同時に更新されるライトスルー・キャッシュと、キャッシュ・メモリにおける更新を主記憶にも反映させるには、ストア命令の後に改めてフラッシュ (flush) 命令を実行しなければならないライトバック・キャッシュとの二種類がある。そして、キャッシュ機構がいずれのタイプであるかによって、上記の「無効化操作」の手順は異なる。

【0030】

すなわちライトスルー型の場合は、主記憶には常に最新の値が保持されているので、共有データの読み出しに先立ってインヴァリデート (invalidation) 命令を実行することで、自己のキャッシュ・メモリに残っているそのコピーを消去するだけよい。これに対しライトバック型の場合は、まずフラッシュ命令を実行してキャッシュ・メモリ上の値で主記憶上の値を更新する、すなわち主記憶上の値を最新の値にアップデートした上で、インヴァリデート命令によりキャッシュを消去し主記憶上の値を読み込むという二段構えになる。

【0031】

図2は、選択的キャッシュ無効化操作手法によりキャッシュの一貫性を保障する場合のメモリマップ例を示す説明図である。図中、text area 200 はプログラムの命令列を保持する領域、data area 201 はプログラムから読み書きされるデータのうち、とくに非共有データを保持する領域、shared data area 202 は共有データを保持する領域である。そして、これら三つの領域はいずれもキャッシュ対象領域である。

【0032】

以下で説明する実施の形態3は、この「選択的キャッシュ無効化操作手法」によりキャッシュの一貫性を保障しようとするものである。より具体的には、プログラムのロードモジュールの生成時にあらかじめ共有データを特定しておき、当該データのロード命令の直前にキャッシュの無効化操作、すなわちライトスルー・キャッシュにおいてはインヴァリデート命令、ライトバック・キャッシュにおいてはフラッシュ命令+インヴァリデート命令をそれぞれ挿入する、その手順に関するものである。

【0033】

(実施の形態1)

図3は、本発明の実施の形態1にかかるロードモジュール生成装置のハードウェア構成の一例を示すブロック図である。

【0034】

図中、まずCPU301は装置全体の制御を司る。ROM302はブートプログラムなどを記憶している。RAM303はCPU301のワークエリアとして使用される。HDD304は、CPU301の制御にしたがってHD305に対するデータのリード／ライトを制御する。HD305は、HDD304の制御にしたがって書き込まれたデータを記憶する。

【0035】

FDD306は、CPU301の制御にしたがってFD307に対するデータのリード／ライトを制御する。FD307は、FDD306の制御にしたがって書き込まれたデータを記憶したり、記憶しているデータをFDD306の磁気ヘッドに読み取らせたりする。着脱可能な記録媒体としては、FD307のほかCD-ROM、CD-R、CD-RW、MO、DVD（Digital Versatile Disk）、メモリカードなどが考えられる。

【0036】

ディスプレイ308は、たとえばCRT、TFT液晶ディスプレイ、プラズマディスプレイなどであって、カーソルやウィンドウをはじめ、文書、画像などの各種データを表示する。ネットワークI/F309は、イーサネット（R）ケーブル310を通じてLANに接続されるとともに、LANと装置内部とのデータの送受信を司る。

【0037】

キーボード311は、文字、数値、各種指示などの入力のためのキーを備え、装置内部へのデータの入力をおこなう。タッチパネル式の入力パッドやテンキーなどであってもよい。マウス312は、カーソルの移動や範囲選択などをおこなう。ポインティングデバイスとして同様の機能を備えるものであれば、トラックボール、ジョイスティック、十字キー、ジョグダイヤルなどであってもよい。な

お、上記各部はバスまたはケーブル300により接続されている。

【0038】

次に、図4は本発明の実施の形態1にかかるロードモジュール生成装置の構成を機能的に示すブロック図である。同図に示す各機能部は、具体的には図3に示したHD305、FD307などに格納されたプログラム、具体的にはコンパイラ、アセンブラーおよびリンクの三つのプログラムを、CPU301がRAM303に読み出して実行することにより実現される。

【0039】

図中、400～404は上記プログラムのうちコンパイラ、405～407はアセンブラー、408～412はリンクによりそれぞれ実現される機能部である。なお、各機能部の機能についてはすぐ下に述べるフローチャートで説明する。

【0040】

次に、図5は本発明の実施の形態1にかかるロードモジュール生成装置におけるロードモジュール生成処理の手順を示すフローチャートである。

【0041】

上記装置ではまずコンパイラが起動され、当該コンパイラにより実現される第1解析部400が、指定されたプログラムのソース記述を読み込んで字句解析および構文解析をおこなうとともに、当該プログラムをコンパイラの内部表現へと変換する（ステップS501）。

【0042】

次に共有データ判定部401が、コンパイラの内部表現を走査することで、そこに含まれる個々のデータが部分プログラム間の共有データであるか否かを判定する。このとき、共有データと判定したデータにはその旨の識別子を付加する（ステップS502）。

【0043】

次に共有データ識別情報付加部402が、コンパイラの内部表現を走査して、ステップS502で識別子を付加されたデータを検索する。そして検索された共有データに対し、その識別情報として、データ名の先頭に所定の接頭子を付加する（ステップS503）。なお、この接頭子としては具体的には文字列「__s

h r __」などが考えられる。

【0044】

次に命令列生成部403が、コンパイラの内部表現にもとづいて、プログラムの動作を実現する命令列を生成し、当該命令列をコンパイラの内部情報に付加する（ステップS504）。

【0045】

次にアセンブリ記述出力部404が、コンパイラの内部表現および付加されている命令列にもとづいて、上記プログラムのアセンブリ記述を出力する（ステップS505）。以上で、コンパイラによるソース記述からアセンブリ記述までの変換処理が終了する。

【0046】

次に上記装置ではアセンブラが起動され、当該アセンブラにより実現される第2解析部405が、ステップS505でコンパイラのアセンブリ記述出力部404から出力されたアセンブリ記述を読み込んで、字句解析をおこなうとともにアセンブラの内部表現へと変換する（ステップS506）。

【0047】

次にバイナリ・コード生成部406が、アセンブラの内部表現にもとづいてバイナリ・コード（命令コードを含む）を生成し、当該コードをアセンブラの内部情報に付加する（ステップS507）。

【0048】

次にオブジェクト出力部407が、アセンブラの内部表現および付加されているバイナリ・コードにもとづいて、上記プログラムのオブジェクトを出力する（ステップS508）。以上で、アセンブラによるアセンブリ記述からオブジェクト・コードまでの変換処理が終了する。

【0049】

次に上記装置ではリンカが起動され、当該リンカにより実現されるオブジェクト読み込み部408が、ステップS508でアセンブラのオブジェクト出力部407から出力されたオブジェクトをリンカの内部表現として読み込む（ステップS509）。

【0050】

次に共有データ領域形成部409が、リンクの内部表現において、共有データである旨の識別情報（上述の「shar」など）を有するデータを検索する。そして、これらの共有データのみから構成される領域（図1に示したshared data area102）を形成し、リンクの内部表現として付加する（ステップS510）。

【0051】

次にメモリ空間構築部410が、リンクの内部表現において、残った非共有データのみから構成される領域（同data area101）と命令列のみからなる領域（同text area100）とを形成し、リンクの内部表現として付加する（ステップS511）。

【0052】

次にアドレス解決部411が、リンクの内部表現において、text area100、data area101、shared data area102の各メモリ領域のアドレス解決をおこなう（ステップS512）。

【0053】

次にロードモジュール出力部412が、リンクの内部表現にもとづいて、上記プログラムのロードモジュールを出力する（ステップS513）。以上で、リンクによるオブジェクト・コードの結合が終了し、ソースからロードモジュールまでのプログラムの変換処理が終了する。

【0054】

以上説明した実施の形態1によれば、複数の部分プログラムにより共有されるデータにはそれと分かる識別情報（具体的には「shar」などの接頭子）が付され、リンク時にはまずこの共有データのみが抽出されてshared data area102が形成された後、残りの非共有データでdata area101が、また残りの命令列でtext area100が、それぞれ形成される。

【0055】

このように、ロードモジュールの生成時に共有データと非共有データとがあら

はじめ異なる領域にまとめられているので、実行時には共有データすなわち `s h a r e d d a t a a r e a 1 0 2` をキャッシュ非対象領域に、非共有データすなわち `d a t a a r e a 1 0 1` をキャッシュ対象領域に、それぞれ配置するようすれば、共有データが方々のプロセッサのキャッシュ・メモリに分散する事態が避けられ、これによりキャッシュの一貫性が維持される。

【0056】

(実施の形態2)

さて、上述した実施の形態1では、リンクによるメモリ空間の構築に先立ってあらかじめ印を付けておいた共有データをいわば取り分けておくようにしたが、これは従来技術のリンクでは、共有データと非共有データとを別々にまとめという発想がないためである。すなわち、データは単純にソースに記述された順序で結合されてゆくので、ステップS510で先に共有データだけを取り分けておかないと、続くステップS511では共有データと非共有データとの混在する領域が形成されてしまうためである。

【0057】

ただし、従来技術によるリンクも、同一セクション内のデータをそれぞれまとめて一ブロックとし、各ブロックを異なるメモリ領域に配置する機能を備えている。そこで以下に説明する実施の形態2のように、アセンブラのセクション指定疑似命令を利用して、たとえば共有データ部分をセクションA、非共有データ部分をセクションB、のように指定しておけば、従来技術のリンクによるメモリ空間構築処理の枠内で、共有データと非共有データとをそれぞれ別個のブロックにまとめることができる。

【0058】

実施の形態2にかかるロードモジュール生成装置のハードウェア構成は、図3に示した実施の形態1のそれと同一であるので説明を省略する。図6は、本発明の実施の形態2にかかるロードモジュール生成装置の構成を機能的に示すブロック図、図7は当該装置におけるロードモジュール生成処理の手順を示すフローチャートである。実施の形態1との差異は、図6には図4に示した共有データ領域形成部409に対応する機能部がないこと、これに伴って、図7には図5に示し

たステップS510に相当する処理がないことである。

【0059】

また、実施の形態1の共有データ識別情報付加部402が、ステップS503で共有データに所定の接頭子を付加したのに対し、実施の形態2の共有データ識別情報付加部602は、ステップS703で共有データの直前にセクション指定疑似命令、たとえば「.sect "SHARED DATA"」のような一行を挿入する。

【0060】

そして、実施の形態2によるメモリ空間構築部609は、ステップS710で「SHARED DATA」セクションに所属するデータのみを集めてshared data area102とし、残りのセクション内のデータはまとめてdata area101、命令列はまとめてtext area100とする。

【0061】

この実施の形態2によれば、アセンブラーのセクション指定疑似命令により共有データと非共有データとがあらかじめ分離されているので、プログラムの実行時に前者をキャッシュ非対象領域に、後者をキャッシュ対象領域に、それぞれ配置すれば、共有データが方々のプロセッサのキャッシュ・メモリに分散する事態が避けられ、これによりキャッシュの一貫性が維持される。

【0062】

(実施の形態3)

さて、上述した実施の形態1および2では、プロセッサのメモリ空間上にキャッシュ対象外の領域を設けて、当該領域に共有データを配置することが前提である。したがって、共有データはそもそもキャッシュ・メモリに複写されないのであるが、以下で説明する実施の形態3のように、共有データについてもキャッシュはする設定にしておき、ただデータの読み込み時には手持ちのキャッシュを無効にして、常に主記憶までデータを読みに行くように制御してもよい。

【0063】

実施の形態3にかかるロードモジュール生成装置のハードウェア構成は、図3

に示した実施の形態1のそれと同一であるので説明を省略する。図8は、本発明の実施の形態3にかかるロードモジュール生成装置の構成を機能的に示すブロック図、図9は当該装置におけるロードモジュール生成処理の手順を示すフローチャートである。実施の形態1との差異は、図8には図4に示した共有データ領域形成部409に対応する機能部がないこと、これに伴って、図9には図5に示したステップS510に相当する処理がないことである。

【0064】

また、図8には図4に示した共有データ識別情報付加部402に代えて、キャッシュ無効化操作付加部802が設けられており、これに伴って、図9のステップS903では接頭子の付加に代えて、このキャッシュ無効化操作付加部802によるキャッシュ無効化操作付加処理がおこなわれることになる。

【0065】

キャッシュ無効化操作の付加とは、具体的には共有データに対するロード命令の直前に、ライトスルー・キャッシュの場合はキャッシュ・メモリ内の当該データのキャッシュ（厳密には、当該キャッシュを含むキャッシュ・ブロック）のインヴァリデート命令、ライトバック・キャッシュの場合はそのフラッシュ命令およびインヴァリデート命令を、それぞれ挿入することである。

【0066】

この実施の形態3によれば、共有データも非共有データと同様にキャッシュはされるものの、共有データについて各プロセッサのキャッシュ・メモリに蓄積されているそのコピーは事実上使用されない。

【0067】

すなわち非共有データの読み出しにおいては、キャッシュ・メモリ内にそのコピーがあればプロセッサは当該コピーを読み出すのであるが、共有データの読み出しにあたっては、その直前にインヴァリデート命令を実行して自ら当該コピーを消去してしまうので、キャッシュ・メモリを飛び越して常に主記憶まで当該データの本体を見に行くことになる。これにより、どのプロセッサも共有データについては主記憶上の同一アドレスを読み書きすることになり、キャッシュの一貫性が維持される。

【0068】

なお、本実施の形態におけるロードモジュール生成方法は、あらかじめ用意されたプログラム（コンパイラ、アセンブラーおよびリンク）がパーソナルコンピュータ、ワークステーションなどの各種のコンピュータ上で実行されることにより実現されるが、このプログラムはHD、FD、CD-ROM、MO、DVDなどのコンピュータで読み取り可能な各種の記録媒体に記録され、当該記録媒体によって配布することができるほか、インターネットなどのネットワークを介して配布することも可能である。

【0069】

（付記1）複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成方法において、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定する共有データ判定工程と、

前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、所定の識別情報を付加する識別情報付加工程と、

前記識別情報付加工程で所定の識別情報を付加されたデータを結合してメモリ空間内のキャッシュ非対象領域に配置するための領域を形成する共有データ領域形成工程と、

を含んだことを特徴とするロードモジュール生成方法。

【0070】

（付記2）前記識別情報付加工程では、前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、識別情報として所定の接頭子を付加することを特徴とする付記1に記載のロードモジュール生成方法。

【0071】

（付記3）前記識別情報付加工程では、前記共有データ判定工程で少なくとも二

つの部分プログラムにより読み書きされるデータであると判定されたデータに、識別情報としてその所属するセクションを指定する情報を付加することを特徴とする付記1に記載のロードモジュール生成方法。

【0072】

(付記4) 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成方法において、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定する共有データ判定工程と、

前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに対してキャッシュ無効化操作を付加するキャッシュ無効化操作付加工程と、

を含んだことを特徴とするロードモジュール生成方法。

【0073】

(付記5) 前記キャッシュ無効化操作付加工程では、前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに対する読み出し命令の直前に、当該データのキャッシュのインヴァリデータ命令を挿入することを特徴とする付記4に記載のロードモジュール生成方法。

【0074】

(付記6) 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成プログラムにおいて、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定させる共有データ判定工程と、

前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、所定の識別情報を付加させる識別情報

付加工程と、

前記識別情報付加工程で所定の識別情報を付加されたデータを結合してメモリ空間内のキャッシュ非対象領域に配置するための領域を形成させる共有データ領域形成工程と、

をコンピュータに実行させることを特徴とするロードモジュール生成プログラム。

【0075】

(付記7) 前記識別情報付加工程では、前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、識別情報として所定の接頭子を付加させることを特徴とする付記6に記載のロードモジュール生成プログラム。

【0076】

(付記8) 前記識別情報付加工程では、前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、識別情報としてその所属するセクションを指定する情報を付加させることを特徴とする付記6に記載のロードモジュール生成プログラム。

【0077】

(付記9) 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成プログラムにおいて、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定させる共有データ判定工程と、

前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに対してキャッシュ無効化操作を付加させるキャッシュ無効化操作付加工程と、

をコンピュータに実行させることを特徴とするロードモジュール生成プログラム。

【0078】

(付記10) 前記キャッシング無効化操作付加工程では、前記共有データ判定工程で少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに対する読み出し命令の直前に、当該データのキャッシングのインヴァリデート命令を挿入させることを特徴とする付記9に記載のロードモジュール生成プログラム。

【0079】

(付記11) 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成装置において、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定する共有データ判定手段と、

前記共有データ判定手段により少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、所定の識別情報を付加する識別情報付加手段と、

前記識別情報付加手段により所定の識別情報を付加されたデータを結合してメモリ空間内のキャッシング非対象領域に配置するための領域を形成する共有データ領域形成手段と、

を備えたことを特徴とするロードモジュール生成装置。

【0080】

(付記12) 前記識別情報付加手段は、前記共有データ判定手段により少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、識別情報として所定の接頭子を付加することを特徴とする付記11に記載のロードモジュール生成装置。

【0081】

(付記13) 前記識別情報付加手段は、前記共有データ判定手段により少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに、識別情報としてその所属するセクションを指定する情報を付加することを特徴とする付記11に記載のロードモジュール生成装置。

【0082】

(付記14) 複数の部分プログラムにより構成され、前記各部分プログラムが複数のプロセッサによりそれぞれ実行されるプログラムのロードモジュールを生成するロードモジュール生成装置において、

前記プログラムに含まれる個々のデータが、前記複数の部分プログラムのうち少なくとも二つの部分プログラムにより読み書きされるデータであるか否かを判定する共有データ判定手段と、

前記共有データ判定手段により少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに対してキャッシュ無効化操作を付加するキャッシュ無効化操作付加手段と、

を備えたことを特徴とするロードモジュール生成装置。

【0083】

(付記15) 前記キャッシュ無効化操作付加手段は、前記共有データ判定手段により少なくとも二つの部分プログラムにより読み書きされるデータであると判定されたデータに対する読み出し命令の直前に、当該データのキャッシュのインヴァリデート命令を挿入することを特徴とする付記14に記載のロードモジュール生成装置。

【0084】

【発明の効果】

以上説明したように本発明によって生成されたロードモジュールの実行時には、複数の部分プログラムにより共有されるデータはそもそもプロセッサのキャッシュ・メモリに複写されないか、あるいは複写はされるが読み出し時には消去されているために、常に主記憶の値が参照・更新されることになり、これによって同一データを共有する複数の部分プログラムがそれぞれ別個のプロセッサにより実行されても、キャッシュの一貫性が自動的に維持されるロードモジュールを生成することが可能なロードモジュール生成方法、ロードモジュール生成プログラムおよびロードモジュール生成装置が得られるという効果を奏する。

【図面の簡単な説明】

【図1】

アンキッシュ共有データ手法によりキャッシュの一貫性を保障する場合のメモリマップ例を示す説明図である。

【図2】

選択的キャッシュ無効化操作手法によりキャッシュの一貫性を保障する場合のメモリマップ例を示す説明図である。

【図3】

本発明の実施の形態1にかかるロードモジュール生成装置のハードウェア構成の一例を示すブロック図である。

【図4】

本発明の実施の形態1にかかるロードモジュール生成装置の構成を機能的に示すブロック図である。

【図5】

本発明の実施の形態1にかかるロードモジュール生成装置におけるロードモジュール生成処理の手順を示すフローチャートである。

【図6】

本発明の実施の形態2にかかるロードモジュール生成装置の構成を機能的に示すブロック図である。

【図7】

本発明の実施の形態2にかかるロードモジュール生成装置におけるロードモジュール生成処理の手順を示すフローチャートである。

【図8】

本発明の実施の形態3にかかるロードモジュール生成装置の構成を機能的に示すブロック図である。

【図9】

本発明の実施の形態3にかかるロードモジュール生成装置におけるロードモジュール生成処理の手順を示すフローチャートである。

【図10】

キャッシュ機構を備えた共有メモリ型マルチプロセッサ方式の構成を模式的に示す説明図である。

【図11】

従来技術のキャッシュ一貫性機構によりキャッシュの一貫性を保障する場合のメモリマップ例を示す説明図である。

【符号の説明】

300 バスまたはケーブル

301 CPU

302 ROM

303 RAM

304 HDD

305 HD

306 FDD

307 FD

308 ディスプレイ

309 ネットワークI/F

310 イーサネット(R)ケーブル

311 キーボード

312 マウス

400, 600, 800 第1解析部

401, 601, 801 共有データ判定部

402, 602 共有データ識別情報付加部

403, 603, 803 命令列生成部

404, 604, 804 アセンブリ記述出力部

405, 605, 805 第2解析部

406, 606, 806 バイナリ・コード生成部

407, 607, 807 オブジェクト出力部

408, 608, 808 オブジェクト読み込み部

409 共有データ領域形成部

410, 609, 809 メモリ空間構築部

411, 610, 810 アドレス解決部


特2002-187230

412, 611, 811 ロードモジュール出力部

802 キャッシュ無効化操作付加部


【書類名】 図面
【図1】

アンキヤッシュ共有データ手法によりキャッシュの一貫性を
保障する場合のメモリマップ例




【図2】

選択的キャッシュ無効化操作手法によりキャッシュの一貫性を
保障する場合のメモリマップ例




【図3】

実施の形態1にかかるロードモジュール生成装置のハードウェア構成の一例を示すブロック図




【図4】

実施の形態1にかかるコードモジュール生成装置の構成を
機能的に示すプロック図




【図5】

実施の形態1によるロードモジュール生成処理の手順を示すフローチャート




【図6】

実施の形態2にかかるロードモジュール生成装置の構成を
機能的に示すプロック図




【図7】

実施の形態2によるロードモジュール生成処理の手順を示すフロー チャート




【図8】

実施の形態3にかかるロードモジュール生成装置の構成を
機能的に示すブロック図




【図9】

実施の形態3によるロードモジュール生成処理の手順を示すフローチャート




【図10】

キャッシュ機構を備えた共有メモリ型マルチプロセッサ方式の構成を
模式的に示す説明図



【図11】

キャッシュ一貫性機構によりキャッシュの一貫性を
保障する場合のメモリマップ例



【書類名】 要約書

【要約】

【課題】 同一データを読み書きする複数の部分プログラムが、主記憶を共有する複数のプロセッサにそれぞれ割り当てられて実行されても、各プロセッサのキャッシュ・メモリと主記憶の間、あるいはキャッシュ・メモリ相互間においてキャッシュの一貫性が自動的に維持されるプログラムのロードモジュールを生成すること。

【解決手段】 コンパイラにより、複数の部分プログラムが共有するデータを特定して所定の識別情報（「s h r」などの接頭子）を付加しておき、リンクによるプログラムの結合時に、識別情報の付加されたデータだけを抽出して共有データ領域を形成する。この領域はプログラムの実行時、メモリ空間内でキャッシュ対象外として指定された領域に配置されるので、共有データはキャッシュ・メモリに複写されることはなく、常に主記憶上の唯一の値が参照・更新されることになる。

【選択図】 図4

出願人履歴情報

識別番号 [000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社